当用户观看视频或向AI系统发起提问时，计算机内部需要在不同单元之间高速搬运大量数据。对AI数据中心而言，海量数据的处理与传输需求更为突出。但在传统计算架构中，计算单元与存储单元在物理位置上分离，数据需要在芯片内多次往返移动，由此带来时间与能耗成本，并形成性能瓶颈。

为缩短数据传输距离、降低数据搬运开销，研究界正推进将存储器靠近计算电路的“逻辑嵌入式存储器（logic-embedded memory）”方案，即通过计算与存储的集成来提升速度与效率。

在相关材料体系中，铝钪氮化物（aluminum scandium nitride）因具备断电保持信息的特性，并能在器件制造过程中承受高温而受到关注。此前研究多聚焦于该材料薄层的制备及其极限厚度，但实际存储器件通常由薄膜与电极等多层结构堆叠构成，器件整体可实现的最小厚度仍缺乏明确结论。

东京科学研究所（Institute of Science Tokyo）船久保浩教授团队围绕这一问题，尝试将完整存储器件的总厚度进一步压缩。团队在《先进电子材料》（Advanced Electronic Materials）期刊发表论文称，其通过将铂电极与铝钪氮化物薄膜结合，将器件总厚度降至30纳米，约相当于人类头发直径的三千分之一。

研究团队指出，器件超薄化的关键挑战在于厚度降低可能引发性能下降：当薄膜过薄时，内部晶体结构可能出现紊乱，从而削弱存储功能。为缓解这一问题，研究人员在薄膜形成前对下电极进行热处理，以改善薄膜晶体排列，使器件在厚度仅为20纳米时仍能保持高性能。

此外，团队还报告称，电极厚度可进一步缩减至5纳米且不影响器件性能。研究人员认为，这些结果为在维持功能的同时缩小存储器件尺寸提供了可行路径。

研究团队表示，该成果被视为迈向计算与存储集成的下一代半导体芯片的重要进展。若相关器件实现实用化，有望减少数据移动次数，从而提升运算速度并降低能耗，应用场景可覆盖AI数据中心及日常物联网设备等。研究还称，该技术与现有半导体制造工艺兼容，具备集成到未来高性能芯片的潜力。

船久保浩表示，此前尚不清楚完整器件能够做到多薄。团队在测试多种条件（包括电极处理方法）后，证明器件在30纳米厚度下仍可保持高性能，并希望相关工作推动未来计算技术实现显著能耗降低。