由 DGIST 电气工程与计算机科学系张在恩教授与朴高恩博士领衔的研究团队，成功开发出一种新型“双调制垂直堆叠晶体管”。该器件即便在二维纳米级通道结构下，也能保持稳定工作且几乎无电流泄漏。相关成果已发表于期刊《Advanced Science》。

近年来，为在有限芯片面积内集成更多器件，半导体产业不断逼近物理极限。为突破这一瓶颈，利用电流通道在垂直方向上堆叠的“垂直堆叠晶体管”被视为下一代三维半导体的有力候选方案。然而，传统垂直堆叠晶体管受限于电极结构，门极电信号难以均匀传递到通道内部。当通道长度进一步缩短时，容易出现电流泄漏或器件工作不稳定等关键问题。

为应对上述挑战，研究团队提出了“双调制结构”设计：通过上下两个门极，以不同的控制机制共同调制同一通道。器件内部电流在类似“三明治”的结构中流动，上、下电极分置于通道两侧并相互对向布置，从而实现更精细的电流控制。

在具体实现上，研究人员在下电极上制备了微小开口，使门极电信号能够更深入地渗透到通道内部。同时，采用新型材料“石墨烯”作为上电极，以提升对电流的精确调控能力。除此之外，团队还在易产生电流泄漏的区域引入阻断层，从源头切断可能导致额外功耗的泄漏路径。

通过上述结构设计，研究团队构建出纳米尺度、极薄的平面电流传导层，其厚度远小于人类头发直径。实验结果显示，该器件在关断状态下的泄漏电流被压制到约 10^-12 安培这一极低水平，同时在开关状态区分（开关比）方面表现出优异性能。在较低工作电压下，器件仍能输出足够的电流，并在光照或长时间连续运行等苛刻条件下保持稳定工作。

值得注意的是，这一技术方案不依赖昂贵的超高精度对准工艺，也无需高温处理工序，因此在大面积制备以及多层垂直堆叠结构的规模化制造方面具有明显优势。预计该技术将在高度集成的三维半导体、下一代低功耗逻辑器件、存储技术以及柔性电子等多个产业领域发挥重要作用。

张在恩教授表示：“本研究提出了一种全新的双门极设计策略，使得纳米级通道也能实现稳定运行。通过突破传统垂直晶体管的根本限制，这项技术有望成为推动下一代低功耗、高度集成三维半导体发展的关键解决方案。”